集微網訊息，日前半導體技術研究和調研機構Semiconductor Engineering（簡稱SE）討論了晶片設計前沿正在發生的變化，以及支撐這些變化所需的條件。Synopsys Silicon Realization集團高階副總裁Bari Biswas、Cadence公司研發副總裁Michael Jackson、Microsoft Azure產品負責人Prashant Varshney、Rob Aitken（本小組的Arm研究員，現在是Synopsys的傑出架構師）和英特爾的高階首席工程師Mohamed Elmalaki參與了討論。

圖源：Intel

SE：有關PPA的架構現在是個熱點。封裝非常重要，材料也很重要。我們看到晶片設計發生了根本性變化。為實現這一目標，對EDA工具有哪些要求，與今天有何不同？

Biswas：晶片的未來是異構整合的。除了產品團隊和設計公司完成的定製之外，許多設計正在前進到幾奈米，這一程序的成本很高。IC設計本身正在變得多維——多晶片、多工藝技術節點，然後組裝到一起。除了傳統的IC設計人員之外，我們還看到更多來自系統背景的人在做這些型別的異構晶片。對於EDA公司來說，這既是挑戰也是機遇。

挑戰在於，需要從頭開始考慮解決方案，確保系統設計人員的所有需求都要得到滿足。從2D到3D，設計環境應該是無縫銜接的，它應該與2。5D和3D堆疊共享我們在2D空間中開發的一些基礎設施和資料模型；允許在系統級別進行架構探索，並解決可擴充套件性問題。現在，我們可能正在談論的是5-10個晶片，之後需要構建一個系統，允許擴充套件到數百個晶片，然後處理系統之間的連線。我們注意到最近出現了一些用於這些連線的協議或標準。這些是關鍵的挑戰和要求。

Jackson：今天，2。5D和3D-IC的設計正在進行中，未來，我們將設計更復雜的產品。對於 EDA 解決方案，還需要實現一系列功能，這些功能將一直延伸到 2。5D 和 3D-IC 系統的物理實現。需要不同型別的分析，以及與包裝和協同設計的連線；還需要為這些系統進行設計規劃，之所以稱之為系統是因為要將不同的晶片或小晶片組合在一起，然後能夠進行多設計規劃，處理諸如模具放置和凸塊規劃之類的事情。此外，還需要一個數據庫。其中許多系統將是異構的，不僅在結構型別方面，它們可能具有RF感測器和數字，而且在所代表的過程技術方面也是如此。這些系統容量會很大，複雜性也在提升。

需要對功率、熱度、3D靜態時序、ECO進行高容量分析，然後進行到整個功能驗證。其中大部分是現有功能的演變，增加了維度並能夠處理複雜性。如今，這些設計主要由IDM完成，而且業界有一些舉措正在促進小晶片的發展，這將需要一定程度的標準化。它類似於單晶片的標準化工作，但擴充套件到了多晶片配置。這將為一些公司開啟大門，幫助它們為客戶提供小晶片以進行整合。但除此之外，還牽扯到定製化晶片問題。

圖源：SE

Lee：新工藝節點仍面臨挑戰，比如一個AI晶片的面積幾乎等同於整個裸片的面積。現在，當考慮裸片整合多個晶片時，問題就會愈演愈烈，目前這種方法還處於早期階段。我們有客戶在做2。5D和3D，但這僅僅只是轉變的起點。工具和方法是新的。它需要EDA公司和終端客戶之間的密切合作。系統和晶片之間的界限逐漸變得模糊。以前，透過PCB上的多個晶片和多個封裝獲得異構能力。現在，我們能夠將這些全部整合到一個封裝中。所以，以前你有系統設計師幫助研究電磁學、系統或熱完整性。而現在，所有這些分析都需要在多個晶片的背景下進行。挑戰在於，傳統的晶片設計人員習慣於EDA工作流程，但現在我們需要引入熱分析團隊和磁學分析團隊。需要將新的方法、工具和物理特性引入到這個 3D-IC 工作流程中。這既是挑戰，也是機遇。當我們三年後回顧過去時，就能夠說，“現在我們對應該如何做到這一點有了更好的理解。”

SE：那麼“雲”在其中又可以發揮什麼作用？

Varshney：如果倒退幾年到2018年，臺積電當時宣佈了一個雲聯盟，並表示正在將5nm模擬轉移到雲端。這對行業來說證明了雲可以提供安全性和效能，並激發了人們對雲的發展動力和極大的興趣。在2020年和2021年，人們正在嘗試。他們說，這聽起來很有趣，看起來很有希望。

他們現在已經完成了這項工作，從2021年年中到現在，他們開始研究如何遷移到雲。變化悄然發生。目前，許多客戶正在考慮三到五年的計劃，以瞭解如何將所有內容遷移到雲中。如果你正在研究5nm模擬或SoC，那麼與16/14nm晶片相比，需要5到10倍的硬體資源才能做到這一點。有巨大的資源需求，並且應用到這些新節點，每個人都在努力想搞明白如何增加資料中心的容量，但這是不可能的。你必須建立新的資料中心，且無法再擴增容量。行業正處於這一抉擇的風口浪尖。目前，EDA行業的雲只有個位數，但正在迅速被採用。還有一些本地資料，這些資料必須在本地，但大量工作都將轉移到雲中。

SE：今天的工具箱中還欠缺什麼？

Elmalaki：我們沒有看到工具箱裡到底缺少什麼的問題。但一些建模一直困擾我們，當然可以進行改進。我們的設計中，臺積電或三星和英特爾的晶片都採用相同的封裝。不同的公司有不同的小晶片組裝封裝解決方案，以及小晶片之間的介面，這帶來了一些挑戰。我們需要在壓縮和資料傳輸方式方面進行創新。像時鐘晶片和DFx這樣的東西非常有幫助。CXL標準未來可期，已經投入大量使用應用。EDA部分並不是最具挑戰性的，跨異構晶片執行的軟體是整個行業最具挑戰性的領域之一。在過去的兩三年裡，我們在如何將小晶片組裝成封裝方面已經走過了漫長的道路，在軟體方面沒有看到同樣的改進。

SE：那麼這些異構封裝在未來會是什麼樣子呢？它們是標準IP的集合，半標準的“硬IP”，還是一切都是定製的？

Elmalaki：我們有很多用於 AI 工作負載的小型定製加速器。我們正在為其構建定製晶片，但隨著程式碼的逐漸穩定，人們越來越不依賴固定功能，我們可能會看到向通用CPU和GPU的轉變。你將擁有專用的和通用晶片，問題是你需要的側重點是什麼。（校對/Aaron）